Makefile 来自同一源文件的多个目标，具有不同的标志

Question

我有一个二进制文件，我需要使用不同的编译器标志多次构建它。因此，我有一个 Makefile，内容如下：

OBJECTS_A := $(addprefix $(OBJFOLDER)/, $(SOURCES:.cpp=.a.o))
OBJECTS_B := $(addprefix $(OBJFOLDER)/, $(SOURCES:.cpp=.b.o))
OBJECTS_C := $(addprefix $(OBJFOLDER)/, $(SOURCES:.cpp=.c.o))

我还定义了一个规则来更改每个 OBJECTS_x:

的标志

$(OBJECTS_B): DEFINES+=-D_B
$(OBJECTS_C): DEFINES+=-D_C

这就是问题所在：如果我单独说明目标，如：

$(OBJFOLDER)/%.a.o: %.cpp
    $(COMPILER) $(CFLAGS) $(INCFOLDER) $(DEFINES) -c $< -o $@

$(OBJFOLDER)/%.b.o: %.cpp
    $(COMPILER) $(CFLAGS) $(INCFOLDER) $(DEFINES) -c $< -o $@

$(OBJFOLDER)/%.c.o: %.cpp
    $(COMPILER) $(CFLAGS) $(INCFOLDER) $(DEFINES) -c $< -o $@

一切正常。但是，如果我将所有规则合并为一个，则只会评估第一个：

$(OBJFOLDER)/%.a.o $(OBJFOLDER)/%.b.o $(OBJFOLDER)/%.c.o: %.cpp
    $(COMPILER) $(CFLAGS) $(INCFOLDER) $(DEFINES) -c $< -o $@

我干脆运行得到的是只有 $(OBJFOLDER)/%.a.o 个对象被构建，但是在链接规则上每个二进制文件都需要它的对象（以及 b 和 c因此，二进制文件无法构建）。

有什么想法吗？谢谢！

Answer 1

您可以使用 secondary expansion 实现此目的：

.SECONDEXPANSION:
$(OBJFOLDER)/%.o: $$(basename $$*).cpp
        $(COMPILER) $(CFLAGS) $(INCFOLDER) $(DEFINES) -c $< -o $@

请注意，这不是一种非常惯用的方法，可以使用更常用的 define / call / eval 组合来生成规则，就像您的第一个解决方案一样:

VARIANTS=a b c

DEFINES_FOR_a=
DEFINES_FOR_b=-D_B
DEFINES_FOR_c=-D_C

define make_target =
$$(OBJFOLDER)/%.$(1).o: %.cpp
        $$(COMPILER) $$(CFLAGS) $$(INCFOLDER) $$(DEFINES_FOR_$(1)) -c $$< -o $$@

endef

$(eval $(foreach variant,$(VARIANTS),$(call make_target,$(variant))))

Answer 2

另一种方法是创建指向源文件的符号链接并使用不同的标志编译它们。这样，同一个通用模式规则 (OBJFOLDER)/%.o: %.cpp 就可以构建您的所有目标：

OBJECTS_A := $(SOURCES:%.cpp=$(OBJFOLDER)/%.a.o)
OBJECTS_B := $(SOURCES:%.cpp=$(OBJFOLDER)/%.b.o)
OBJECTS_B := $(SOURCES:%.cpp=$(OBJFOLDER)/%.c.o)
$(OBJECTS_B): DEFINES+=-D_B
$(OBJECTS_C): DEFINES+=-D_C

%.a.cpp : %.cpp
    ln -s $< $@

%.b.cpp : %.cpp
    ln -s $< $@

%.c.cpp : %.cpp
    ln -s $< $@

$(OBJFOLDER)/%.o: %.cpp
    $(COMPILER) $(CFLAGS) $(INCFOLDER) $(DEFINES) -c -o $@ $<

Makefile 来自同一源文件的多个目标，具有不同的标志

Makefile multiple targets from same source file, with different flags

makefile

build

targets