如何在 Verilog 中初始化 wire[4:0] 数组？

Question

我想用一个常量初始化一个 5 位连线。如何在 Verilog 中做到这一点？

wire [4:0] master_data_out = [1'b0, 1'b1, 1'b1, 1'b0, 1'b0];

Answer 1

也许您正在寻找

wire [4:0] master_data_out = 5'b01100;

或

wire [4:0] master_data_out = {1'b0, 1'b1, 1'b1, 1'b0, 1'b0};

BETWEEN 一个简单的网络搜索很可能很快就会产生这个非常基本的概念。

How to initialize a wire[4:0] array in Verilog?