(VERI-1322) 分配模式的前缀必须是数据类型

Question

这是我的代码片段；

always_ff @(posedge clk) begin : output_assigment // left side should only be "_q"
    if(reset_n == 1'b0 || clear == 1'b1) out_signal_q <= {8'{!(REPORT_POL)}};

但我看到这个错误：(VERI-1322) 赋值模式的前缀必须是数据类型

如何更正作业“out_signal_q <= {8'{!(REPORT_POL)}}” 你能帮忙吗？结束

Answer 1

它总是有助于显示表达式中涉及的所有信号的声明。我必须假设 REPORT_POL 是一个位，并且您希望将其复制 8 次以分配给 out_signal_q。在那种情况下，你想删除 ' 并只写

out_signal_q <= {8{!REPORT_POL}};

(VERI-1322) 分配模式的前缀必须是数据类型

(VERI-1322) prefix of assignment pattern must be a data type

variable-assignment

system-verilog