verilog
-
在传递带有向量的文件时，如何在测试台中使用枚举？
-
TestBench I2C Slave SDA 不会变低
-
7段译码器没有错误，但测试失败
-
verilog 中模块数组的 defparam
-
TestBench I2C SDA 不会变低
-
表达式宽度 32 与逻辑门阵列端口 1 的宽度 1 不匹配
-
有没有办法在不使用分配的情况下编辑输入输出端口？
-
16 位 ALU 的结果总是 0
-
调用另一个模块的最佳方式是什么？
-
我正在使用 define 语句，但是当我 运行 代码时，它说变量未声明
-
如何随机化 100 个变量中的 1 个
-
Verilog - 比特流在硬件上工作，但模拟不编译
-
为凿子中的模拟生成寄存器延迟
-
Verilog -- "and reduction" & 占空比
-
将 excel 二维数组整数数据转换为 systemverilog 二维数组
-
打开 .vcd 文件时出错。无此文件或目录
-
如何了解 Cadence XMVLOG 编译器支持哪些 SystemVerilog？
-
将输入 A 的部分数组设置为模块的输入
-
为什么我不能为 UART 模拟我的接收器代码？
-
4 位加法器减法器 Verilog 代码错误