verilog
-
enum 可以在 systemverilog 中输出吗？
-
如何确定综合是在 Quartus 中完成的？
-
Verilog 测试平台未正确读取测试向量
-
Macro Vim - 扩展多个Verilog Bus
-
Verilog：define_state.h 处的声明错误：标识符已在当前范围内声明
-
这是verilog竞争条件吗？
-
如何在 verilog 中避免多个常量驱动程序
-
使用 ctags 跳转到系统 verilog 宏 `define in VIM 时出现问题
-
How to fix Error (10170): Verilog HDL syntax error at <filename> near text "("; expecting ";"
-
是否可以让 emacs verilog-auto 连接在 AUTO_TEMPLATE 中模板化的电线
-
如何在测试台的真实 table 中分配 Don't Care 值？
-
输出数组不会采用数组寄存器的值
-
Questasim - 是否可以在新设计上记录和重新加载信号？
-
RISC-V 异常与中断
-
Error: driven via a port connection, is multiply driven
-
Verilog 中的确定性；事件控制
-
如何识别同步复位（在 verilog 中）
-
在 Vivado + Verilog 中创建多端口块 ram
-
为什么在编写流光程序后 LED 仍然保持初始状态，而模拟没有出错？
-
Verilog 中的 always 块中的 (*) 符号表示什么