fpga
-
VHDL 如何在创建进程后对某些按钮进行去抖动？
-
VHDL - std_logic_vectors 数组转换为 std_logic_vector
-
如何在 Verilog 中初始化推断块 RAM (BRAM) 的内容
-
在 VHDL 中序列化代码
-
Verilog 数组赋值
-
Verilog VGA 信号实现："stretched horizontal"
-
为什么在以下简单的 D 触发器示例中使用 Event Control Statement 和 Wait 语句时输出会有所不同
-
"quality of result (QoR)" 包括什么？
-
是否有 returns reg / logic 长度的系统 verilog 任务？
-
可视化 yosys 输出不起作用
-
如何在 Verilog 中通信三个（或更多）模块？
-
在 FPGA 上实现 RSA 加密算法有什么优势？
-
获取 vpos 和 hpos 出 vsync 和 hsync
-
FPGA的不同PR区域能否同时重配置？ （并行部分重配置）
-
HC-06蓝牙带FPGA
-
CPU 设计中如何考虑 ROM 延迟
-
如何在多个模块中共享和使用一个 RAM 模块？
-
是否可以从 yosys 输出创建模拟波形
-
Zynq7 / Zedboard：Xil_in32 从 DRAM 读取时更改数据
-
将 ISim 结果复制为 strings/text