有谁知道如何使用多个接口的端口声明？

Question

现在，我正在尝试从这里学习 systemverilog。 以下网站是我学到的东西。

http://www.testbench.in/SL_04_PHASE_1_TOP.html

从这里开始，我很困惑 output_intf 在

中的用法

testcase TC (mem_intf,input_intf,output_intf);

我是说我觉得应该是

testcase TC (mem_intf,input_intf,output_intf[4]);

为什么不是 output_intf[4]？

我怎么理解这个？

Answer 1

因为output_intf[4] 意味着将接口实例号 4（不存在）连接到测试用例端口。您想将整个实例数组传递给端口。