Verilog 将一位线提升为 64 位总线

Question

我有一个 64 位总线，我想用一个位线连接总线的每一位。最好的方法是什么？我想做类似下面的事情，但它似乎没有按预期工作。

logic [63:0] bus, other_bus;
logic signal;
...
bus = other_bus & signal;

Answer 1

复制 signal 64 次。请参阅 IEEE 标准 1800-2012，第 11.4.12.1 节 "Replication operator":

bus = other_bus & {64{signal}};

Answer 2

你也可以试试这个:- for (i=0,i<=63;i++) begin:ANDLoop bus[i] = other_bus[i] & signal; end:ANDLoop

Verilog promote one-bit wire to 64-bit bus