verilog 中整数的大小
Size of integers in verilog
我面前的书说整数的最小宽度为 32。如果我 运行 我的模拟工具在64位模式？或者您希望在 32 和 64 操作模式之间保持一致？
1800-2012 LRM 指定 integer（以及 int）正好是 32 位。我相信任何支持 Verilog 和 SystemVerilog 的工具都会将大小固定为 32 位。作为一种硬件描述语言，结果必须独立于工具实现。 Verilog 标准的早期版本没有此要求。
我面前的书说整数的最小宽度为 32。如果我 运行 我的模拟工具在64位模式？或者您希望在 32 和 64 操作模式之间保持一致？
1800-2012 LRM 指定 integer（以及 int）正好是 32 位。我相信任何支持 Verilog 和 SystemVerilog 的工具都会将大小固定为 32 位。作为一种硬件描述语言，结果必须独立于工具实现。 Verilog 标准的早期版本没有此要求。