字符串比较性能system-verilog

Question

我想知道在使用这两种不同的方法进行字符串比较时，system-verilog 是否存在性能差异：

1. str.compare(other_str);

2. str == other_str

如果有差异，为什么会有差异，您从哪里获得信息？

Answer 1

我认为可能影响性能的因素比您在此处显示的要多得多。意识到 SystemVerilog 来自多种语言的合并。有时会出现重复的功能，由于历史原因，这些功能会阻止删除冗余。

问题是：

• 编译器是否足够复杂以生成相同的 两者的实现？
• 如果不是，某些条件是否有利于一种实施方式而不是另一种实施方式？例如：变量类型的表征，或者变量的存储class.
• 这些条件是否会影响编译器为两者生成相同代码的能力？