模块之间的数据传输 - Verilog
Data transfer between module - Verilog
在 Verilog 中我有主模块,它应该通过输入数字接受数据并将它们设置在 BCD16 线上。
在子模块中,我有一个输出编号,其编号设置(即“h358”),但该值未到达线 BCD16。
编译器没有显示任何错误。
代码如下:
module LED_7seg(
input clk, number,
....
);
....
wire [15 : 0] set;
assign set = number;
....
endmodule
子模块
module setNumber(
output number
);
wire [15 :0] set;
assign set = 'h358;
assign number = set;
endmodule
模块已连接:
在 LED_7seg
中,您必须将电线 set
连接到 setNumber
模块的输出,您将在主模块中获得数值。
在LED_7seg
中不应该输入数字。那里不需要。只需使用来自 setNumber
模块的电线。
记住电线/寄存器的宽度。
应该是这样的:
module LED_7seg(
input clk
);
wire [15 : 0] set;
setNumber setNumberInstance(
.number(set)
);
endmodule
在 Verilog 中我有主模块,它应该通过输入数字接受数据并将它们设置在 BCD16 线上。 在子模块中,我有一个输出编号,其编号设置(即“h358”),但该值未到达线 BCD16。 编译器没有显示任何错误。 代码如下:
module LED_7seg(
input clk, number,
....
);
....
wire [15 : 0] set;
assign set = number;
....
endmodule
子模块
module setNumber(
output number
);
wire [15 :0] set;
assign set = 'h358;
assign number = set;
endmodule
模块已连接:
在 LED_7seg
中,您必须将电线 set
连接到 setNumber
模块的输出,您将在主模块中获得数值。
在LED_7seg
中不应该输入数字。那里不需要。只需使用来自 setNumber
模块的电线。
记住电线/寄存器的宽度。
应该是这样的:
module LED_7seg(
input clk
);
wire [15 : 0] set;
setNumber setNumberInstance(
.number(set)
);
endmodule