CPU 如何处理超频
How does CPU handle overclocking
据我了解，数据路径管道中的每个阶段都需要 ns 秒来执行，并且时钟周期设置为尽可能接近最昂贵阶段的执行时间。当 CPU 超频时会发生什么？它如何按时执行所有阶段？
the clock cycle is set as close as possible to the execution time of the most expensive stage.
是的，关键路径长度决定了最大可能的时钟速度，但电源/冷却也是设置额定时钟速度的限制因素。
供应商对其 CPU 进行评级，使其在额定时钟速度下保持在 任何 软件工作负载的最大电力消耗/热耗散功率 (TDP) 限制内，因此他们可以保证可靠在冷却有限的系统中运行，因此主板供应商知道稳压器需要多好。
更高的时钟意味着更高的功率，特别是如果电压也增加（通过减少栅极延迟时间来减少关键路径长度）。但功率与 V2 成比例，并与频率呈线性关系，因此过电压会显着增加冷却要求。更高的温度会增加关键路径长度 IIRC。
一些超频玩家只关心 运行 游戏，这些游戏产生的热量少于所有内核（如 SuperPi）上的高吞吐量 256b FMA 代码，因此限制软件工作负载是允许超频的一种方式。
即使不限制工作负载，比最低要求更好的冷却和电源也可以允许超频，即使对于像 SuperPi 这样的最大功率工作负载，只是功率/性能权衡与供应商的目标不同。 （例如，运行 在最大涡轮增压下，当您超出额定 TDP 和电源电流范围 时，长时间仍算作超频。）
OCing 起作用的另一个主要原因是 CPU 的额定时钟速度低于理论最大值。这通常是出于营销原因。从生产线上下来的硅根据其时钟频率的高低进行分类。但是，如果生产线上的高时钟芯片数量超过市场需求，那么其中一些芯片将作为时钟速度较低的部件出售（而不是降低更快芯片的价格）。 （回到锁定时钟的前一天，除了最高端的 SKU，这是 OCing 的主要原因。）
请注意，例如英特尔仅销售一个（或两个：i5 和 i7）解锁 SKU。在这些容器中，芯片与芯片之间总会存在一些差异。也许您得到的 i7-6700k 在时钟速度对于关键路径来说太快之前几乎没有任何超频余量（并且您会遇到数据错误）。或者，也许您很幸运，您购买的芯片近乎完美，明显优于最高 bin 的最低阈值。
据我了解，数据路径管道中的每个阶段都需要 ns 秒来执行，并且时钟周期设置为尽可能接近最昂贵阶段的执行时间。当 CPU 超频时会发生什么？它如何按时执行所有阶段？
the clock cycle is set as close as possible to the execution time of the most expensive stage.
是的，关键路径长度决定了最大可能的时钟速度，但电源/冷却也是设置额定时钟速度的限制因素。
供应商对其 CPU 进行评级，使其在额定时钟速度下保持在 任何 软件工作负载的最大电力消耗/热耗散功率 (TDP) 限制内，因此他们可以保证可靠在冷却有限的系统中运行，因此主板供应商知道稳压器需要多好。
更高的时钟意味着更高的功率，特别是如果电压也增加（通过减少栅极延迟时间来减少关键路径长度）。但功率与 V2 成比例，并与频率呈线性关系，因此过电压会显着增加冷却要求。更高的温度会增加关键路径长度 IIRC。
一些超频玩家只关心 运行 游戏，这些游戏产生的热量少于所有内核（如 SuperPi）上的高吞吐量 256b FMA 代码，因此限制软件工作负载是允许超频的一种方式。
即使不限制工作负载，比最低要求更好的冷却和电源也可以允许超频，即使对于像 SuperPi 这样的最大功率工作负载，只是功率/性能权衡与供应商的目标不同。 （例如，运行 在最大涡轮增压下，当您超出额定 TDP 和电源电流范围 时，长时间仍算作超频。）
OCing 起作用的另一个主要原因是 CPU 的额定时钟速度低于理论最大值。这通常是出于营销原因。从生产线上下来的硅根据其时钟频率的高低进行分类。但是，如果生产线上的高时钟芯片数量超过市场需求，那么其中一些芯片将作为时钟速度较低的部件出售（而不是降低更快芯片的价格）。 （回到锁定时钟的前一天，除了最高端的 SKU，这是 OCing 的主要原因。）
请注意，例如英特尔仅销售一个（或两个：i5 和 i7）解锁 SKU。在这些容器中，芯片与芯片之间总会存在一些差异。也许您得到的 i7-6700k 在时钟速度对于关键路径来说太快之前几乎没有任何超频余量（并且您会遇到数据错误）。或者，也许您很幸运，您购买的芯片近乎完美，明显优于最高 bin 的最低阈值。