矢量长度 vhdl 作为输出,我怎么能提前知道它会是什么?
vector length vhdl as output, how can I know in advance what will it be?
在 VHDL 中,我必须在 entity
块中指定我的输出长度是多少,但我如何提前知道它是什么?
如果我添加两个 9 位向量,输出可能是 10 位向量,但也可能是 9 位向量。例如:"100100111" + "001001000" = "101101111"
但当我为 ex: "11110011" + "110001110" = "1010000001"
做时它可能是一个 10 位向量。所以我不知道如何处理这些案件。
正如你所说,如果你将两个N位数字相加,你需要N+1位来存储(或输出)结果。而已。例如:
111111111 + 111111111 = 1111111110
000000000 + 000000000 = 0000000000
所以
100100111 + 001001000 = 0101101111
^
|
在 VHDL 中,我必须在 entity
块中指定我的输出长度是多少,但我如何提前知道它是什么?
如果我添加两个 9 位向量,输出可能是 10 位向量,但也可能是 9 位向量。例如:"100100111" + "001001000" = "101101111"
但当我为 ex: "11110011" + "110001110" = "1010000001"
做时它可能是一个 10 位向量。所以我不知道如何处理这些案件。
正如你所说,如果你将两个N位数字相加,你需要N+1位来存储(或输出)结果。而已。例如:
111111111 + 111111111 = 1111111110
000000000 + 000000000 = 0000000000
所以
100100111 + 001001000 = 0101101111
^
|