我可以始终组合 @* 过程块吗
Can I combine always @* procedure blocks
我有一个systemverilog模块。这个模块有很多 always @* 块。我刚开始使用 systemverilog，我想知道是否有任何特殊原因导致这些块不能像 1 always @* 块一样放在一起？
谢谢
没有 技术 的原因你不能把所有的东西都放在一个 always 块中，就像没有技术原因你不能把你的大部分单行代码。这只是可读性和可维护性的问题。
顺便说一句，由于您使用的是 SystemVerilog，因此请使用 always_comb 替换 Verilog 中的 always @(*)。
我有一个systemverilog模块。这个模块有很多 always @* 块。我刚开始使用 systemverilog，我想知道是否有任何特殊原因导致这些块不能像 1 always @* 块一样放在一起？
谢谢
没有 技术 的原因你不能把所有的东西都放在一个 always 块中，就像没有技术原因你不能把你的大部分单行代码。这只是可读性和可维护性的问题。
顺便说一句，由于您使用的是 SystemVerilog，因此请使用 always_comb 替换 Verilog 中的 always @(*)。