verilog 语法错误

Question

我正在尝试在 verilog 中使用 genvar。这是我的部分代码-

reg [31:0] q[0:3];
initial
begin
   genvar j;
   generate
   for(j=0;j<4;j=j+1) begin : loop1
      q[j]=32'H00000000;
   end
   endgenerate
end

这给出了语法错误-

Error:near "genvar":syntax error,unexpected "genvar"

我该如何实现？我想用所有 32 位中的全零初始化所有 q 数组。我想通过循环执行此操作，因为数组的大小可能非常大。

Answer 1

首先，generate块通常与for循环一起使用来模拟多个瞬间。

您在initial程序块中使用了generate，这显然非法。因此发生语法错误。因此，删除 genvar 和 generate 块。

要初始化变量，可以有很多种方法。其中一些如下。

reg [31:0] q[0:3] = '{0,1,2,3}; // assigning default values

reg [31:0] q[0:3];
initial
begin                        // weird method
   for(j=0;j<4;j=j+1) begin : loop1
      q[j]=32'h00000000;
   end
end

reg [31:0] q[0:3];
initial
begin
  q='{default:'0}; // initialize all elements to zero
end

reg [31:0] q[0:3];
initial
begin
  foreach(q[i]) // can be preferable
    q[i] = 0;
end

有关生成块的更多信息，请参阅 SystemVerilog LRM 1800-2012。

verilog 语法错误

Syntax Error in verilog

verilog