verilog
-
数据存储单元
-
如何使用单时钟脉冲使能启动计数器
-
不能在 class 参数化中使用 Bool 来反转复位极性
-
如何将两位BCD码转换成二进制？
-
如何改进我的代码以减少综合时间？
-
Verilog 数据类型
-
Begin:comparison 程序块中的语句
-
urandom_range(), urandom(), verilog 中的随机()
-
AXI IP 综合期间的未知错误
-
使用泰勒级数近似计算 cosx 的 Verilog 代码
-
调试错误 "procedural assignment to a non-register k is not permitted"
-
verilog 中的整数输入端口类似于 vhdl？
-
使用 case 语句有条件地调用模块
-
`define 宏中的循环
-
如何在 Verilog 中初始化推断块 RAM (BRAM) 的内容
-
非规范化 IEEE
-
如何在Verilog中检查一个周期后的数据？
-
Hamming (7,4) 代码 - 有限状态机
-
一个时钟周期的全加器总和
-
ModelSim SE 5.7：意外 'Z' 和 'X'