cpu-architecture
-
为什么任何现代 x86 掩码移位计数到 CL 中的 5 个低位
-
寄存器和内存，RISC-V
-
内存屏障会阻止分支预测吗？
-
CPU 架构是否使用元数据？
-
这个 prefetch256() 函数是否提供任何保护来防止对 AES 的缓存定时攻击？
-
为什么错误共享仍然影响非原子，但远小于原子？
-
为什么更高的核心数会导致更高的 CPI？
-
硬件内存屏障除了提供必要的保证外，是否还能让原子操作的可见性更快？
-
x86 的多级分页相比单页有什么优势table？
-
使用“ps”命令时，“%cpu”列在具有多核处理器时意味着什么？
-
以编程方式获取关于 Linux 的准确 CPU 缓存层次结构信息
-
什么是 assisted/assisting 负载？
-
CPU 周期时间由什么决定
-
如何知道 MIPS 指令生成什么控制信号？
-
为什么kill dependency指令会消耗reservation station slots？
-
TLB是否包容？
-
存储缓冲区和行填充缓冲区如何相互交互？
-
当对页面使用直写缓存策略时
-
单个 8080 指令中的时钟周期
-
MIPS跳转指令编码：为什么要左移，为什么要保留PC的高4位？