system-verilog
-
合并事件不会同时触发这两个事件
-
如何在顶级 DUT 中的模块上使用 System-Verilog 断言
-
二维矩阵 - 严重警告 (127005)：内存深度
-
如何在 16 位 (15:0) 数组中将特定位设置为 1 并同时清除其余位
-
选择什么环境架构来验证多接口模块
-
组合块的短脉冲是否可以触发顺序始终块
-
如何正确处理零位宽情况？
-
如何在Modelsim/Questasim中指定波形的高度？
-
如何设置基础测试环境以便与 inherit 类 一起使用？
-
case 语句和赋值在 system-verilog/verilog 中如何工作？
-
Pausing/restarting 一个序列
-
从多个端口（在不同的代理中）连接到一个出口（在记分牌中）
-
如何在垃圾回收时执行 SystemVerilog 代码？
-
如何通过 uvm 工厂填充动态数组
-
将模块作为类型传入
-
我正在同时执行多个 fork-joins，如果它在任何其他 fork join 中执行，我希望在 fork join 块中跳过一个语句
-
原语的 SystemVerilog 断言
-
这个循环在 SystemVerilog 语言中如何工作？
-
模拟永无止境
-
如何在 systemverilog 文件中 运行 shell 脚本